PCB设计中的串扰是啥意思？如何减少PCB设计中的串扰呢？

  连接起来。在以前，通常选用的都是有焊料，但是目前，最受喜爱的应该是无铅焊料。

  这里就介绍一下：PCB 设计中的串扰以及如何减少 PCB 设计中的串扰。

  串扰是 PCB 可能遇到的最隐蔽和最难解决的问题之一。最难搞的是，串扰大多数都会发生在项目的最后阶段，而且通常以断断续续或不易重现的方式发生，对于工程师来说，尽早解决 PCB 上串扰发生的所有原因非常重要。

  串扰会对、周期和控制信号、数据传输线和 I/O 产生不良影响。通常来讲，串扰是无法完全消除的，只能最好能够降低串扰。

  影响一条走线的过大电压或电流会对另一条走线产生不良影响，但是这两条走线之间没有物理接触，每当两个网络彼此相邻运行任何显著长度时，都也许会出现这种耦合。当信号在其中一条线上驱动时，它产生的电场和磁场会导致意外信号也出现在附近的线上，如下图所示：

  下面的电路图显示了怎么样去使用电路理论来模拟不一样的串扰。在该图中，两条迹线之间有一些寄生电容，这是由于迹线之间的宽边耦合而存在的。因为每条迹线都是一个导体环路，所以每条迹线就像一个电感器并具有一些寄生电感。两个并联电感具有一定的互感，它定义了两条走线之间的电感耦合强度。

  电容耦合不仅仅意味着显示由走线边缘产生的等效电容，尽管这确实有助于互电容。每条迹线的本机电容和宽边电容相结合得出总互电容；它们全部串联并耦合回地平面。

  串扰是一种特别难以预测和控制的现象，除非它是模拟的，因为基本上没有办法直观地知道由于给定的耦合会产生多少串扰电压和电流。

  用串扰的说法，“攻击者”信号或迹线切换并导致串扰。“受害者”信号或轨迹通过产生一个意外信号来做出响应。效果本质上是三维的。受害者可以在同一层相邻，也可以在攻击者的上方或下方（下图）。

  实际上，有两个耦合信号加在受害网络上：一个前向信号和一个后向信号。“前向”脉冲与干扰信号一起传播，而“后向”脉冲从干扰信号返回。受害远端的串扰称为“远端串扰”或 FEXT，近端的耦合电压叫做“近端串扰”(NEXT)。下图显示了前向和后向串扰。

  随着数据速率的增加，上升时间也会增加。根据法拉第定律，随着上升时间的增加，串扰也会增加。

  查看与 I/O 线相关的关键网络的布线很重要，因为噪声很容易通过这一些 I/O 线离开或进入电路板（如下图）并将 PCB 连接到电路板上或电路板外耦合。外部世界与系统中的其他 PCB 或模块。

  通过 I/O 线进入电路板的任何噪声都可能会耦合到承载重要数据/时钟信号的关键网络，这绝大多数都是 PCB 的抗扰性方面（下图左）。以类似的方式，任何由关键网络传输的高速信号都可以耦合到 I/O 网络，最终通过从板上出来的 I/O 线到达外部世界并进入其他模块在系统中。原则上，这将是 PCB 的排放方面（下图右）。

  在定义 PCB 布局时，可以在使用的 CAD 工具中设置一些规则，例如两条走线之间的最小距离以及每条走线与板上存在的组件之间的最小距离。还可设为与特定网表或网表将在其中布线的区域相关的不同距离值。

  PCB 设计软件应用程序通常包含可以指定差分信号对的宽度和距离的功能，或者可以在哪些 PCB 层上布线网表以及走线能够使用的首选方向。

  PCB 层的配置应使穿过相邻层的信号具有相互垂直的方向，绝对避免它们的走线平行。也有人说，如果一层走线是“从北到南”，那么在它旁边的一层走线应该是“从东到西”。这个简单的预防的方法可以让你将宽边耦合的影响降至最低。

  在两个相邻的信号层之间，最好插入一个接地层（或者，一个电源层），这样做逐步降低了发生宽边耦合的可能性。

  该解决方案具有双重优势，即增加了层之间的距离，并为信号层提供了更好的接地返回路径。在下图，我们大家可以看到一个经典的四层 PCB，分为两个信号层（外部），一个用于接地层（0V）的内部层和一个用于电源的内部层。

  虽然这和前面说的有点矛盾，但是可用于减少串扰的替代技术恰恰在于利用走线之间有的并行性，将接地返回路径与高频信号耦合。

  事实上，由于接地返回路径相对于信号具有相同的幅度但方向相反，因此能消除影响，由此减少串扰。

  另一种保证信号完整性、最小化串扰产生的影响的方法是使用差分信号，即两条幅度相同但极性相反的信号线形成一个单一的高速信号。由于在接收时，信号是作为两条信号线的电压之差获得的，并且由于电磁噪声对两条线的影响相同。

  因此即使存在很明显的外部噪声，信号也能保持高度的完整性。建议是在差分信号对和其他 PCB 走线之间保持尽可能大的距离。经验法则是选择至少是轨道宽度三倍的距离。

  在所有没办法避免走线之间平行的情况下，都需要保证它们的宽度尽可能的短，由此减少耦合程度。

  将高频信号与其他走线隔离高频信号（例如时钟）必须尽可能远离承载其他信号的走线。即使在这种情况下，也能应用经验法则，选择最小距离等于走线宽度的三倍。

  尽可能缩短暴露的关键跟踪长度在波长较短的高速 PCB (>

  100MHz) 上，任何关键网络（参见下图左）的电气长度都足以使其成为高效的辐射器，尤其是当暴露在顶层或底层时，这种不需要的辐射可以耦合到任何相邻的迹线，甚至耦合到靠近迹线的组件中存在的电缆。

  异步信号，如复位或中断线，应使用尽可能远离高频信号的走线。异步信号经常被放置在靠近电源线或控制开关的信号附近，因为这些信号仅用于电路操作的某些阶段而不是连续使用。11

  过孔短截线会降低信号完整性，因此会增加串扰，这能够最终靠实施背钻来减少。12

  紧密耦合的差分布线消除了串扰，因为来自干扰源的噪声均等地耦合到差分对的两个分支中，由此产生共模噪声。差分对抑制有助于减少串扰的共模噪声。理论上，差分对承载大小相等但极性相反的信号，因为该信号产生的 EMI 可以抵消或可忽略不计。但是，这仅在线对中的走线长度相等并且尽可能对称地彼此靠近时才有效。

  保护走线用于控制传输线之间的电容串扰。但要谨慎使用，因为使用保护走线会影响。

  声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

  饱和现象。 图11 图11为RT=0.3ns，L=2000mil，线mil时

  变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此

  。对于8Gbps及以上的高速应用更需要注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对

  。对于8Gbps及以上的高速应用更应该注意避开此类问题，为高速数字传输链路提供更多裕量。本文针对

  变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此

  如何布局，以及电路板设计最常用的软件等问题，本文我们讲一下关于怎么解决

  8Gbps及以上的高速应用更需要注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对

  。对于8Gbps及以上的高速应用更应该注意避开此类问题，为高速数字传输链路提供更多裕量。本文针对

  圣邦微电子推出SGM33685系列Sub-1G射频功率放大器（RFPA）

  【基于Lattice MXO2的小脚丫FPGA核心板】02ModelSim仿真